RvAlu
RV32I の ALU (docs/riscv.md「マイクロアーキテクチャ」)
組合せ回路．シフト量は第 2 入力の下位 5 bit を使う (RV32 では SLL/SRL/SRA・SLLI/SRLI/SRAI とも shamt は 5 bit)．
符号付き比較 (SLT) は符号ビットが異なる場合に第 1 入力の符号ビットが そのまま答えになる性質を使い，符号が同じ場合のみ符号なし比較へ帰着させる． 算術右シフト (SRA) は符号ビットで 64 bit へ拡張してから論理右シフトし， 下位 32 bit を採る．
Ports
| i_op | input | RvPkg AluOp | 演算種別 |
|---|---|---|---|
| i_a | input | logic<32> | 第 1 入力 |
| i_b | input | logic<32> | 第 2 入力 |
| o_y | output | logic<32> | 結果 |